56c86c13ca
* #10 CGP Circuits as inputs (#11) * CGP Circuits as inputs * #10 support of signed output in general circuit * input as output works * output connected to input (c) * automated verilog testing * output rename * Implemented CSA and Wallace tree multiplier composing of CSAs. Also did some code cleanup. * Typos fix and code cleanup. * Added new (approximate) multiplier architectures and did some minor changes regarding sign extension for c output formats. * Updated automated testing scripts. * Small bugfix in python code generation (I initially thought this line is useless). * Updated generated circuits folder. Co-authored-by: Vojta Mrazek <mrazek@fit.vutbr.cz>
233 lines
7.6 KiB
Plaintext
233 lines
7.6 KiB
Plaintext
.model u_dadda_cla4
|
|
.inputs a[0] a[1] a[2] a[3] b[0] b[1] b[2] b[3]
|
|
.outputs u_dadda_cla4_out[0] u_dadda_cla4_out[1] u_dadda_cla4_out[2] u_dadda_cla4_out[3] u_dadda_cla4_out[4] u_dadda_cla4_out[5] u_dadda_cla4_out[6] u_dadda_cla4_out[7]
|
|
.names vdd
|
|
1
|
|
.names gnd
|
|
0
|
|
.names a[3] b[0] u_dadda_cla4_and_3_0
|
|
11 1
|
|
.names a[2] b[1] u_dadda_cla4_and_2_1
|
|
11 1
|
|
.names u_dadda_cla4_and_3_0 u_dadda_cla4_and_2_1 u_dadda_cla4_ha0_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_and_3_0 u_dadda_cla4_and_2_1 u_dadda_cla4_ha0_and0
|
|
11 1
|
|
.names a[3] b[1] u_dadda_cla4_and_3_1
|
|
11 1
|
|
.names u_dadda_cla4_ha0_and0 u_dadda_cla4_and_3_1 u_dadda_cla4_ha1_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_ha0_and0 u_dadda_cla4_and_3_1 u_dadda_cla4_ha1_and0
|
|
11 1
|
|
.names a[2] b[0] u_dadda_cla4_and_2_0
|
|
11 1
|
|
.names a[1] b[1] u_dadda_cla4_and_1_1
|
|
11 1
|
|
.names u_dadda_cla4_and_2_0 u_dadda_cla4_and_1_1 u_dadda_cla4_ha2_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_and_2_0 u_dadda_cla4_and_1_1 u_dadda_cla4_ha2_and0
|
|
11 1
|
|
.names a[1] b[2] u_dadda_cla4_and_1_2
|
|
11 1
|
|
.names a[0] b[3] u_dadda_cla4_and_0_3
|
|
11 1
|
|
.names u_dadda_cla4_ha2_and0 u_dadda_cla4_and_1_2 u_dadda_cla4_fa0_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_ha2_and0 u_dadda_cla4_and_1_2 u_dadda_cla4_fa0_and0
|
|
11 1
|
|
.names u_dadda_cla4_fa0_xor0 u_dadda_cla4_and_0_3 u_dadda_cla4_fa0_xor1
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_fa0_xor0 u_dadda_cla4_and_0_3 u_dadda_cla4_fa0_and1
|
|
11 1
|
|
.names u_dadda_cla4_fa0_and0 u_dadda_cla4_fa0_and1 u_dadda_cla4_fa0_or0
|
|
1- 1
|
|
-1 1
|
|
.names a[2] b[2] u_dadda_cla4_and_2_2
|
|
11 1
|
|
.names a[1] b[3] u_dadda_cla4_and_1_3
|
|
11 1
|
|
.names u_dadda_cla4_fa0_or0 u_dadda_cla4_and_2_2 u_dadda_cla4_fa1_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_fa0_or0 u_dadda_cla4_and_2_2 u_dadda_cla4_fa1_and0
|
|
11 1
|
|
.names u_dadda_cla4_fa1_xor0 u_dadda_cla4_and_1_3 u_dadda_cla4_fa1_xor1
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_fa1_xor0 u_dadda_cla4_and_1_3 u_dadda_cla4_fa1_and1
|
|
11 1
|
|
.names u_dadda_cla4_fa1_and0 u_dadda_cla4_fa1_and1 u_dadda_cla4_fa1_or0
|
|
1- 1
|
|
-1 1
|
|
.names a[3] b[2] u_dadda_cla4_and_3_2
|
|
11 1
|
|
.names u_dadda_cla4_fa1_or0 u_dadda_cla4_ha1_and0 u_dadda_cla4_fa2_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_fa1_or0 u_dadda_cla4_ha1_and0 u_dadda_cla4_fa2_and0
|
|
11 1
|
|
.names u_dadda_cla4_fa2_xor0 u_dadda_cla4_and_3_2 u_dadda_cla4_fa2_xor1
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_fa2_xor0 u_dadda_cla4_and_3_2 u_dadda_cla4_fa2_and1
|
|
11 1
|
|
.names u_dadda_cla4_fa2_and0 u_dadda_cla4_fa2_and1 u_dadda_cla4_fa2_or0
|
|
1- 1
|
|
-1 1
|
|
.names a[0] b[0] u_dadda_cla4_and_0_0
|
|
11 1
|
|
.names a[1] b[0] u_dadda_cla4_and_1_0
|
|
11 1
|
|
.names a[0] b[2] u_dadda_cla4_and_0_2
|
|
11 1
|
|
.names a[2] b[3] u_dadda_cla4_and_2_3
|
|
11 1
|
|
.names a[0] b[1] u_dadda_cla4_and_0_1
|
|
11 1
|
|
.names a[3] b[3] u_dadda_cla4_and_3_3
|
|
11 1
|
|
.names u_dadda_cla4_and_1_0 u_dadda_cla4_and_0_1 u_dadda_cla4_u_cla6_pg_logic0_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_and_1_0 u_dadda_cla4_and_0_1 u_dadda_cla4_u_cla6_pg_logic0_and0
|
|
11 1
|
|
.names u_dadda_cla4_and_1_0 u_dadda_cla4_and_0_1 u_dadda_cla4_u_cla6_pg_logic0_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_and_0_2 u_dadda_cla4_ha2_xor0 u_dadda_cla4_u_cla6_pg_logic1_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_and_0_2 u_dadda_cla4_ha2_xor0 u_dadda_cla4_u_cla6_pg_logic1_and0
|
|
11 1
|
|
.names u_dadda_cla4_and_0_2 u_dadda_cla4_ha2_xor0 u_dadda_cla4_u_cla6_pg_logic1_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic1_xor0 u_dadda_cla4_u_cla6_pg_logic0_and0 u_dadda_cla4_u_cla6_xor1
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic0_and0 u_dadda_cla4_u_cla6_pg_logic1_or0 u_dadda_cla4_u_cla6_and0
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic1_and0 u_dadda_cla4_u_cla6_and0 u_dadda_cla4_u_cla6_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_ha0_xor0 u_dadda_cla4_fa0_xor1 u_dadda_cla4_u_cla6_pg_logic2_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_ha0_xor0 u_dadda_cla4_fa0_xor1 u_dadda_cla4_u_cla6_pg_logic2_and0
|
|
11 1
|
|
.names u_dadda_cla4_ha0_xor0 u_dadda_cla4_fa0_xor1 u_dadda_cla4_u_cla6_pg_logic2_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic2_xor0 u_dadda_cla4_u_cla6_or0 u_dadda_cla4_u_cla6_xor2
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic2_or0 u_dadda_cla4_u_cla6_pg_logic0_or0 u_dadda_cla4_u_cla6_and1
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic0_and0 u_dadda_cla4_u_cla6_pg_logic2_or0 u_dadda_cla4_u_cla6_and2
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and2 u_dadda_cla4_u_cla6_pg_logic1_or0 u_dadda_cla4_u_cla6_and3
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic1_and0 u_dadda_cla4_u_cla6_pg_logic2_or0 u_dadda_cla4_u_cla6_and4
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and3 u_dadda_cla4_u_cla6_and4 u_dadda_cla4_u_cla6_or1
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic2_and0 u_dadda_cla4_u_cla6_or1 u_dadda_cla4_u_cla6_or2
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_ha1_xor0 u_dadda_cla4_fa1_xor1 u_dadda_cla4_u_cla6_pg_logic3_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_ha1_xor0 u_dadda_cla4_fa1_xor1 u_dadda_cla4_u_cla6_pg_logic3_and0
|
|
11 1
|
|
.names u_dadda_cla4_ha1_xor0 u_dadda_cla4_fa1_xor1 u_dadda_cla4_u_cla6_pg_logic3_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic3_xor0 u_dadda_cla4_u_cla6_or2 u_dadda_cla4_u_cla6_xor3
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic3_or0 u_dadda_cla4_u_cla6_pg_logic1_or0 u_dadda_cla4_u_cla6_and5
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic0_and0 u_dadda_cla4_u_cla6_pg_logic2_or0 u_dadda_cla4_u_cla6_and6
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic3_or0 u_dadda_cla4_u_cla6_pg_logic1_or0 u_dadda_cla4_u_cla6_and7
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and6 u_dadda_cla4_u_cla6_and7 u_dadda_cla4_u_cla6_and8
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic1_and0 u_dadda_cla4_u_cla6_pg_logic3_or0 u_dadda_cla4_u_cla6_and9
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and9 u_dadda_cla4_u_cla6_pg_logic2_or0 u_dadda_cla4_u_cla6_and10
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic2_and0 u_dadda_cla4_u_cla6_pg_logic3_or0 u_dadda_cla4_u_cla6_and11
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and8 u_dadda_cla4_u_cla6_and11 u_dadda_cla4_u_cla6_or3
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_u_cla6_and10 u_dadda_cla4_u_cla6_or3 u_dadda_cla4_u_cla6_or4
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic3_and0 u_dadda_cla4_u_cla6_or4 u_dadda_cla4_u_cla6_or5
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_and_2_3 u_dadda_cla4_fa2_xor1 u_dadda_cla4_u_cla6_pg_logic4_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_and_2_3 u_dadda_cla4_fa2_xor1 u_dadda_cla4_u_cla6_pg_logic4_and0
|
|
11 1
|
|
.names u_dadda_cla4_and_2_3 u_dadda_cla4_fa2_xor1 u_dadda_cla4_u_cla6_pg_logic4_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic4_xor0 u_dadda_cla4_u_cla6_or5 u_dadda_cla4_u_cla6_xor4
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_or5 u_dadda_cla4_u_cla6_pg_logic4_or0 u_dadda_cla4_u_cla6_and12
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic4_and0 u_dadda_cla4_u_cla6_and12 u_dadda_cla4_u_cla6_or6
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_fa2_or0 u_dadda_cla4_and_3_3 u_dadda_cla4_u_cla6_pg_logic5_or0
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_fa2_or0 u_dadda_cla4_and_3_3 u_dadda_cla4_u_cla6_pg_logic5_and0
|
|
11 1
|
|
.names u_dadda_cla4_fa2_or0 u_dadda_cla4_and_3_3 u_dadda_cla4_u_cla6_pg_logic5_xor0
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic5_xor0 u_dadda_cla4_u_cla6_or6 u_dadda_cla4_u_cla6_xor5
|
|
01 1
|
|
10 1
|
|
.names u_dadda_cla4_u_cla6_or5 u_dadda_cla4_u_cla6_pg_logic5_or0 u_dadda_cla4_u_cla6_and13
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and13 u_dadda_cla4_u_cla6_pg_logic4_or0 u_dadda_cla4_u_cla6_and14
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic4_and0 u_dadda_cla4_u_cla6_pg_logic5_or0 u_dadda_cla4_u_cla6_and15
|
|
11 1
|
|
.names u_dadda_cla4_u_cla6_and14 u_dadda_cla4_u_cla6_and15 u_dadda_cla4_u_cla6_or7
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic5_and0 u_dadda_cla4_u_cla6_or7 u_dadda_cla4_u_cla6_or8
|
|
1- 1
|
|
-1 1
|
|
.names u_dadda_cla4_and_0_0 u_dadda_cla4_out[0]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_pg_logic0_xor0 u_dadda_cla4_out[1]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_xor1 u_dadda_cla4_out[2]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_xor2 u_dadda_cla4_out[3]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_xor3 u_dadda_cla4_out[4]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_xor4 u_dadda_cla4_out[5]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_xor5 u_dadda_cla4_out[6]
|
|
1 1
|
|
.names u_dadda_cla4_u_cla6_or8 u_dadda_cla4_out[7]
|
|
1 1
|
|
.end
|