mirror of
https://github.com/ehw-fit/ariths-gen.git
synced 2025-04-23 15:21:22 +01:00
56c86c13ca
* #10 CGP Circuits as inputs (#11) * CGP Circuits as inputs * #10 support of signed output in general circuit * input as output works * output connected to input (c) * automated verilog testing * output rename * Implemented CSA and Wallace tree multiplier composing of CSAs. Also did some code cleanup. * Typos fix and code cleanup. * Added new (approximate) multiplier architectures and did some minor changes regarding sign extension for c output formats. * Updated automated testing scripts. * Small bugfix in python code generation (I initially thought this line is useless). * Updated generated circuits folder. Co-authored-by: Vojta Mrazek <mrazek@fit.vutbr.cz>
218 lines
9.6 KiB
Plaintext
218 lines
9.6 KiB
Plaintext
.model s_CSAwallace_cska4
|
|
.inputs a[0] a[1] a[2] a[3] b[0] b[1] b[2] b[3]
|
|
.outputs s_CSAwallace_cska4_out[0] s_CSAwallace_cska4_out[1] s_CSAwallace_cska4_out[2] s_CSAwallace_cska4_out[3] s_CSAwallace_cska4_out[4] s_CSAwallace_cska4_out[5] s_CSAwallace_cska4_out[6] s_CSAwallace_cska4_out[7]
|
|
.names vdd
|
|
1
|
|
.names gnd
|
|
0
|
|
.names a[0] b[0] s_CSAwallace_cska4_and_0_0
|
|
11 1
|
|
.names a[1] b[0] s_CSAwallace_cska4_and_1_0
|
|
11 1
|
|
.names a[2] b[0] s_CSAwallace_cska4_and_2_0
|
|
11 1
|
|
.names a[3] b[0] s_CSAwallace_cska4_nand_3_0
|
|
0- 1
|
|
-0 1
|
|
.names a[0] b[1] s_CSAwallace_cska4_and_0_1
|
|
11 1
|
|
.names a[1] b[1] s_CSAwallace_cska4_and_1_1
|
|
11 1
|
|
.names a[2] b[1] s_CSAwallace_cska4_and_2_1
|
|
11 1
|
|
.names a[3] b[1] s_CSAwallace_cska4_nand_3_1
|
|
0- 1
|
|
-0 1
|
|
.names a[0] b[2] s_CSAwallace_cska4_and_0_2
|
|
11 1
|
|
.names a[1] b[2] s_CSAwallace_cska4_and_1_2
|
|
11 1
|
|
.names a[2] b[2] s_CSAwallace_cska4_and_2_2
|
|
11 1
|
|
.names a[3] b[2] s_CSAwallace_cska4_nand_3_2
|
|
0- 1
|
|
-0 1
|
|
.names a[0] b[3] s_CSAwallace_cska4_nand_0_3
|
|
0- 1
|
|
-0 1
|
|
.names a[1] b[3] s_CSAwallace_cska4_nand_1_3
|
|
0- 1
|
|
-0 1
|
|
.names a[2] b[3] s_CSAwallace_cska4_nand_2_3
|
|
0- 1
|
|
-0 1
|
|
.names a[3] b[3] s_CSAwallace_cska4_and_3_3
|
|
11 1
|
|
.names s_CSAwallace_cska4_and_1_0 s_CSAwallace_cska4_and_0_1 s_CSAwallace_cska4_csa0_csa_component_fa1_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_and_1_0 s_CSAwallace_cska4_and_0_1 s_CSAwallace_cska4_csa0_csa_component_fa1_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_and_2_0 s_CSAwallace_cska4_and_1_1 s_CSAwallace_cska4_csa0_csa_component_fa2_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_and_2_0 s_CSAwallace_cska4_and_1_1 s_CSAwallace_cska4_csa0_csa_component_fa2_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa2_xor0 s_CSAwallace_cska4_and_0_2 s_CSAwallace_cska4_csa0_csa_component_fa2_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa2_xor0 s_CSAwallace_cska4_and_0_2 s_CSAwallace_cska4_csa0_csa_component_fa2_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa2_and0 s_CSAwallace_cska4_csa0_csa_component_fa2_and1 s_CSAwallace_cska4_csa0_csa_component_fa2_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_nand_3_0 s_CSAwallace_cska4_and_2_1 s_CSAwallace_cska4_csa0_csa_component_fa3_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_nand_3_0 s_CSAwallace_cska4_and_2_1 s_CSAwallace_cska4_csa0_csa_component_fa3_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa3_xor0 s_CSAwallace_cska4_and_1_2 s_CSAwallace_cska4_csa0_csa_component_fa3_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa3_xor0 s_CSAwallace_cska4_and_1_2 s_CSAwallace_cska4_csa0_csa_component_fa3_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa3_and0 s_CSAwallace_cska4_csa0_csa_component_fa3_and1 s_CSAwallace_cska4_csa0_csa_component_fa3_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_nand_3_1 s_CSAwallace_cska4_csa0_csa_component_fa4_xor0
|
|
0 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa4_xor0 s_CSAwallace_cska4_and_2_2 s_CSAwallace_cska4_csa0_csa_component_fa4_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa4_xor0 s_CSAwallace_cska4_and_2_2 s_CSAwallace_cska4_csa0_csa_component_fa4_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_nand_3_1 s_CSAwallace_cska4_csa0_csa_component_fa4_and1 s_CSAwallace_cska4_csa0_csa_component_fa4_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa2_xor1 s_CSAwallace_cska4_csa0_csa_component_fa1_and0 s_CSAwallace_cska4_csa1_csa_component_fa2_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa2_xor1 s_CSAwallace_cska4_csa0_csa_component_fa1_and0 s_CSAwallace_cska4_csa1_csa_component_fa2_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa3_xor1 s_CSAwallace_cska4_csa0_csa_component_fa2_or0 s_CSAwallace_cska4_csa1_csa_component_fa3_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa3_xor1 s_CSAwallace_cska4_csa0_csa_component_fa2_or0 s_CSAwallace_cska4_csa1_csa_component_fa3_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_xor0 s_CSAwallace_cska4_nand_0_3 s_CSAwallace_cska4_csa1_csa_component_fa3_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_xor0 s_CSAwallace_cska4_nand_0_3 s_CSAwallace_cska4_csa1_csa_component_fa3_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_and0 s_CSAwallace_cska4_csa1_csa_component_fa3_and1 s_CSAwallace_cska4_csa1_csa_component_fa3_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa4_xor1 s_CSAwallace_cska4_csa0_csa_component_fa3_or0 s_CSAwallace_cska4_csa1_csa_component_fa4_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa4_xor1 s_CSAwallace_cska4_csa0_csa_component_fa3_or0 s_CSAwallace_cska4_csa1_csa_component_fa4_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_xor0 s_CSAwallace_cska4_nand_1_3 s_CSAwallace_cska4_csa1_csa_component_fa4_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_xor0 s_CSAwallace_cska4_nand_1_3 s_CSAwallace_cska4_csa1_csa_component_fa4_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_and0 s_CSAwallace_cska4_csa1_csa_component_fa4_and1 s_CSAwallace_cska4_csa1_csa_component_fa4_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_nand_3_2 s_CSAwallace_cska4_csa0_csa_component_fa4_or0 s_CSAwallace_cska4_csa1_csa_component_fa5_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_nand_3_2 s_CSAwallace_cska4_csa0_csa_component_fa4_or0 s_CSAwallace_cska4_csa1_csa_component_fa5_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_xor0 s_CSAwallace_cska4_nand_2_3 s_CSAwallace_cska4_csa1_csa_component_fa5_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_xor0 s_CSAwallace_cska4_nand_2_3 s_CSAwallace_cska4_csa1_csa_component_fa5_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_and0 s_CSAwallace_cska4_csa1_csa_component_fa5_and1 s_CSAwallace_cska4_csa1_csa_component_fa5_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_xor1 s_CSAwallace_cska4_csa1_csa_component_fa2_and0 s_CSAwallace_cska4_u_cska8_xor3
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_xor1 s_CSAwallace_cska4_csa1_csa_component_fa2_and0 s_CSAwallace_cska4_u_cska8_fa2_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa3_xor1 s_CSAwallace_cska4_csa1_csa_component_fa2_and0 s_CSAwallace_cska4_u_cska8_fa2_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_and_0_0 s_CSAwallace_cska4_csa1_csa_component_fa2_xor0 s_CSAwallace_cska4_u_cska8_and_propagate00
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa1_xor0 s_CSAwallace_cska4_u_cska8_xor3 s_CSAwallace_cska4_u_cska8_and_propagate01
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_and_propagate00 s_CSAwallace_cska4_u_cska8_and_propagate01 s_CSAwallace_cska4_u_cska8_and_propagate02
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_and_propagate02 s_CSAwallace_cska4_u_cska8_mux2to10_not0
|
|
0 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa2_and0 s_CSAwallace_cska4_u_cska8_mux2to10_not0 s_CSAwallace_cska4_u_cska8_mux2to10_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_xor1 s_CSAwallace_cska4_csa1_csa_component_fa3_or0 s_CSAwallace_cska4_u_cska8_xor4
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_xor1 s_CSAwallace_cska4_csa1_csa_component_fa3_or0 s_CSAwallace_cska4_u_cska8_fa3_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa4_xor1 s_CSAwallace_cska4_csa1_csa_component_fa3_or0 s_CSAwallace_cska4_u_cska8_fa3_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa3_xor0 s_CSAwallace_cska4_u_cska8_mux2to10_and1 s_CSAwallace_cska4_u_cska8_fa3_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa3_xor0 s_CSAwallace_cska4_u_cska8_mux2to10_and1 s_CSAwallace_cska4_u_cska8_fa3_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa3_and0 s_CSAwallace_cska4_u_cska8_fa3_and1 s_CSAwallace_cska4_u_cska8_fa3_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_xor1 s_CSAwallace_cska4_csa1_csa_component_fa4_or0 s_CSAwallace_cska4_u_cska8_xor5
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_xor1 s_CSAwallace_cska4_csa1_csa_component_fa4_or0 s_CSAwallace_cska4_u_cska8_fa4_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa5_xor1 s_CSAwallace_cska4_csa1_csa_component_fa4_or0 s_CSAwallace_cska4_u_cska8_fa4_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa4_xor0 s_CSAwallace_cska4_u_cska8_fa3_or0 s_CSAwallace_cska4_u_cska8_fa4_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa4_xor0 s_CSAwallace_cska4_u_cska8_fa3_or0 s_CSAwallace_cska4_u_cska8_fa4_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa4_and0 s_CSAwallace_cska4_u_cska8_fa4_and1 s_CSAwallace_cska4_u_cska8_fa4_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_and_3_3 s_CSAwallace_cska4_csa1_csa_component_fa5_or0 s_CSAwallace_cska4_u_cska8_xor6
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_and_3_3 s_CSAwallace_cska4_csa1_csa_component_fa5_or0 s_CSAwallace_cska4_u_cska8_fa5_xor0
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_and_3_3 s_CSAwallace_cska4_csa1_csa_component_fa5_or0 s_CSAwallace_cska4_u_cska8_fa5_and0
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa5_xor0 s_CSAwallace_cska4_u_cska8_fa4_or0 s_CSAwallace_cska4_u_cska8_fa5_xor1
|
|
01 1
|
|
10 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa5_xor0 s_CSAwallace_cska4_u_cska8_fa4_or0 s_CSAwallace_cska4_u_cska8_fa5_and1
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa5_and0 s_CSAwallace_cska4_u_cska8_fa5_and1 s_CSAwallace_cska4_u_cska8_fa5_or0
|
|
1- 1
|
|
-1 1
|
|
.names s_CSAwallace_cska4_u_cska8_xor4 s_CSAwallace_cska4_u_cska8_xor6 s_CSAwallace_cska4_u_cska8_and_propagate13
|
|
11 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa5_or0 s_CSAwallace_cska4_xor0
|
|
0 1
|
|
.names s_CSAwallace_cska4_and_0_0 s_CSAwallace_cska4_out[0]
|
|
1 1
|
|
.names s_CSAwallace_cska4_csa0_csa_component_fa1_xor0 s_CSAwallace_cska4_out[1]
|
|
1 1
|
|
.names s_CSAwallace_cska4_csa1_csa_component_fa2_xor0 s_CSAwallace_cska4_out[2]
|
|
1 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa2_xor0 s_CSAwallace_cska4_out[3]
|
|
1 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa3_xor1 s_CSAwallace_cska4_out[4]
|
|
1 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa4_xor1 s_CSAwallace_cska4_out[5]
|
|
1 1
|
|
.names s_CSAwallace_cska4_u_cska8_fa5_xor1 s_CSAwallace_cska4_out[6]
|
|
1 1
|
|
.names s_CSAwallace_cska4_xor0 s_CSAwallace_cska4_out[7]
|
|
1 1
|
|
.end
|